Publikace detail

Design of DNN-Based Low-Power VLSI Architecture to Classify Atrial Fibrillation for Wearable Devices

Autoři: Parmar Rushik | Janveja Meenali | Pidanič Jan | Trivedi Gaurav

Rok: 2023

Druh publikace: článek v odborném periodiku

Název zdroje: IEEE Transactions on Very Large Scale Integration (VLSI) Systems

Název nakladatele: IEEE (Institute of Electrical and Electronics Engineers)

Místo vydání: New York

Strana od-do: 320-330

Tituly:

Jazyk	Název	Abstrakt	Klíčová slova
cze	Návrh nízkopříkonové VLSI architektury založené na DNN pro klasifikaci fibrilace síní pro nositelná zařízení	Fibrilace síní (FS) je často se vyskytující a život ohrožující onemocnění, které vede k rychlému nárůstu úmrtnosti v důsledku srdečních poruch. Manuální diagnostika AF pomocí signálů elektrokardiogramu (EKG) je náročná vzhledem ke komplexním a různorodým změnám jejích charakteristik. V tomto článku je poprvé navržena end-to-end architektura VLSI založená na strojovém učení, která klasifikuje výpisy EKG s AF od normálních kmitů. Abnormální síňová aktivita je v průběhu desetiletí omezena pouze na nízkofrekvenční rozsah. Proto je v navrhované práci toto frekvenční pásmo přímo analyzováno pro detekci AF. Navrhovaná architektura je implementována pomocí 180nm bulk CMOS technologie se spotřebou 11,098 mu W při 25 kHz a vykazuje přesnost 92,37 % pro klasifikaci zaměřenou na třídu a 81,60 % pro klasifikaci zaměřenou na subjekt. Realizace navrženého návrhu je s nízkou spotřebou energie ve srovnání s nejmodernějšími metodami a proto jej předurčuje k použití pro nositelná zařízení.
eng	Design of DNN-Based Low-Power VLSI Architecture to Classify Atrial Fibrillation for Wearable Devices	Atrial fibrillation (AF) is a recurrent and life-threatening disease leading to rapid growth in the mortality rate due to cardiac abnormalities. It is challenging to manually diagnose AF using electrocardiogram (ECG) signals due to complex and varied changes in its characteristics. In this article, for the first time, an end-to-end edge-enabled machine learning based VLSI architecture is proposed to classify ECG excerpts having AF from normal beats. Researchers have found that abnormal atrial activity is confined to the low-frequency range through the decades. Therefore, in the proposed work, this frequency band is directly analyzed for AF detection, which has not previously been discussed. The proposed architecture is implemented using 180-nm bulk CMOS technology consuming 11.098 mu W at 25 kHz and exhibits an accuracy of 92.37% for class-oriented classification and 81.60% for subject-oriented classification. The low-power realization of the proposed design, as compared to the state-of-the-art methods, makes it suitable to be used for wearable devices.	Electrocardiography; Feature extraction; Discrete wavelet transforms; Very large scale integration; Transforms; Wearable computers; Computer architecture; Application specific integrated circuit (ASIC); atrial fibrillation (AF); deep neural network (DNN)

Search

Přihlášení pro studenty

Přihlášení pro zaměstnance

Publikace detail

Katedry

Služby

Jak nás najdete?

Často hledáte