Publikace detail

Design and Implementation of a Low Power Area Efficient Bfloat16 based CORDIC Processor

Autoři: Mishra Saras Mani | Shekhawat Hanumant Singh | Trivedi Gaurav | Pidanič Jan | Němec Zdeněk

Rok: 2022

Druh publikace: článek ve sborníku

Název zdroje: 2022 32ND INTERNATIONAL CONFERENCE RADIOELEKTRONIKA (RADIOELEKTRONIKA)

Název nakladatele: IEEE

Místo vydání: NEW YORK

Strana od-do: 185-190

Tituly:

Jazyk	Název	Abstrakt	Klíčová slova
cze	Návrh a implementace procesoru CORDIC s nízkou energetickou účinností na bázi Bfloat16	Algoritmus CORDIC (Coordinate Rotation Digital Computer) má díky své jednoduché architektuře velkou výhodu při hardwarové implementaci. Pro hardwarovou implementaci využívá posunovač a sčítačku. Hlavním problémem algoritmu CORDIC je lineární závislost konvergence na počtu iterací. Každá iterace provádí operace posunu a sčítání nebo odčítání, díky čemuž dochází ke kompromisu mezi plochou a zpožděním. Také reprezentace úhlů v plovoucí řádové čárce by zvýšila plochu a výkon. Hlavním cílem této práce je implementovat úsporný a plošně efektivní bfloat16 založený na algoritmu CORDIC. Navržený hardwarový modul spotřebuje 3,2x a 3,38x méně plochy a energie ve srovnání s implementací CORDIC založenou na plovoucí řádové čárce s jednou přesností. Výsledek navrženého modulu byl ověřen na zkušební desce Zynq FPGA.	Trigonometrická funkce; souřadnicové systémy; Bfloat16; CORDIC; reprezentace v pohyblivé řádové čárce
eng	Design and Implementation of a Low Power Area Efficient Bfloat16 based CORDIC Processor	Coordinate Rotation Digital Computer (CORDIC) algorithm has a great advantage in hardware based implementation because of its simple architecture. It employs shifter and adder for hardware implementation. The major issue with a CORDIC algorithm is the linear dependence of convergence on the number of iterations. Each iteration performs shift and addition or subtraction operations, due to this there is a trade off between area and delay. Also, the floating-point representation of angles would also increase the area and power. The main aim of this work is to implement a low power and area efficient bfloat16 based on a CORDIC algorithm. The proposed hardware module consumes 3.2x and 3.38x less area and power compared to a single-precision floating-point based CORDIC implementation. The result of the proposed module has been verified on a Zynq evaluation FPGA board.	Trigonometric function; Coordinate Systems; Bfloat16; CORDIC; Floating-point Representation

Search

Přihlášení pro studenty

Přihlášení pro zaměstnance

Publikace detail

Katedry

Služby

Jak nás najdete?

Často hledáte