Přejít k hlavnímu obsahu

Přihlášení pro studenty

Přihlášení pro zaměstnance

Publikace detail

Implementation of the communication chain for education
Autoři: Krejčí Tomáš | Mandlík Michal
Rok: 2017
Druh publikace: článek ve sborníku
Název zdroje: 59th International Symposium ELMAR 2017 : proceedings
Název nakladatele: Croatian Society Electronics in Marine - ELMAR
Místo vydání: Zadar
Strana od-do: 249-253
Tituly:
Jazyk Název Abstrakt Klíčová slova
cze Implementace komunikačního řetězce pro výuku Cílem článku je ukázat realizaci komunikačního řetězce vyžívající digitální modulaci. Celý komunikační řetězec využívá znalosti získané během studia na naší katedře elektrotechniky. Jedná se primárně o programování aplikací, programování vestavěných systémů, digitální modulaci / demodulaci jako součást signálového zpracování, sítové komunikace a další. Článek je primárně zaměřen na realizaci digitální modulátoru a demodulátoru implementovaného v FPGA (Field Programmable Gate Array) čipu. Identifikace synchronizační sekvence je pomocí NXOR (not exclusive logical disjunction) místo Cross Correlation Function. Data jsou přenášena ve formě trojrozměrné matice dat a je zobrazen Bit Error Rate. QPSK;FPGA;SoC;Modulace;Ethernet;komunikační řetězec
eng Implementation of the communication chain for education The aim of this article is to show a realization of the communication chain using a digital modulation. The whole communication chain concludes knowledge gained during the studies at our department of electrical engineering. It is mainly an application of programming, embedded systems programming, a digital modulation / a demodulation as a part of a digital signal processing, network communications and others. The paper is primarily focused on the application a modulator and a demodulator implemented into a FPGA (Field Programmable Gate Array) chip. The identification of synchronization sequence using NXOR (not exclusive logical disjunction) instead of Cross Correlation Function is introduced. Data transfer of three-dimensional data matrix is realized and Bit Error Rate is presented. QPSK;FPGA;SoC;Modulation;Ethernet;Communication Chain