Univerzita PardubiceFakulta elektrotechniky a informatiky

Univerzita Pardubice

Zaměstnanci
|
Studenti
English

Publikace detail

Programátor FPGA Altera

Autoři: Beran Ladislav

Rok: 2014

Druh publikace: prototyp, funkční vzorek

Název nakladatele: Univerzita Pardubice

Strana od-do: nestránkováno

Tituly:

Jazyk	Název	Abstrakt	Klíčová slova
cze	Programátor FPGA Altera	Programátor hradlových polí firmy Altera je postaven na mikrokontroléru typu ARM STM32F103C8. Komunikace je provedena přes virtuální sériovou linku za pomoci převodníku FTDI (FT232). Programátor je schopen naprogramovat jakoukoliv paměť EPCS, která je využita pro uložení obrazu konfigurace. Výjimkou je paměť EPCS 128Mbit, u které by se musela udělat drobná úprava FW. Programátor automaticky přizpůsobí napěťové úrovně pro komunikaci s EPCS pamětí. Podmínkou je připojení externí referenční napěťové úrovně.	Programátor FPGA; Altera; EPCS
eng	The FPGA Altera programmer	The FPGA Altera programmer is based on microcontroller ARM STM32F103C8. Communication with programmer is via virtual serial link using FTDI chip. Programmer is able to write configuration image to all types of EPCS memory except EPCS 128 Mbit. Programmer automatically adjusts voltage levels. The condition for automatic adaptation is an external reference voltage level.	FPGA Programmer, Altera, EPCS