Login for students

Login for employees

Publication detail

Implementation of the communication chain for education
Authors: Krejčí Tomáš | Mandlík Michal
Year: 2017
Type of publication: článek ve sborníku
Name of source: 59th International Symposium ELMAR 2017 : proceedings
Publisher name: Croatian Society Electronics in Marine - ELMAR
Place: Zadar
Page from-to: 249-253
Titles:
Language Name Abstract Keywords
cze Implementace komunikačního řetězce pro výuku Cílem článku je ukázat realizaci komunikačního řetězce vyžívající digitální modulaci. Celý komunikační řetězec využívá znalosti získané během studia na naší katedře elektrotechniky. Jedná se primárně o programování aplikací, programování vestavěných systémů, digitální modulaci / demodulaci jako součást signálového zpracování, sítové komunikace a další. Článek je primárně zaměřen na realizaci digitální modulátoru a demodulátoru implementovaného v FPGA (Field Programmable Gate Array) čipu. Identifikace synchronizační sekvence je pomocí NXOR (not exclusive logical disjunction) místo Cross Correlation Function. Data jsou přenášena ve formě trojrozměrné matice dat a je zobrazen Bit Error Rate. QPSK;FPGA;SoC;Modulace;Ethernet;komunikační řetězec
eng Implementation of the communication chain for education The aim of this article is to show a realization of the communication chain using a digital modulation. The whole communication chain concludes knowledge gained during the studies at our department of electrical engineering. It is mainly an application of programming, embedded systems programming, a digital modulation / a demodulation as a part of a digital signal processing, network communications and others. The paper is primarily focused on the application a modulator and a demodulator implemented into a FPGA (Field Programmable Gate Array) chip. The identification of synchronization sequence using NXOR (not exclusive logical disjunction) instead of Cross Correlation Function is introduced. Data transfer of three-dimensional data matrix is realized and Bit Error Rate is presented. QPSK;FPGA;SoC;Modulation;Ethernet;Communication Chain

Department

Map

en.mapy.cz

Services

Popular Links

© 2023 University of Pardubice, Studentská 95, 532 10 Pardubice 2
Phone: +420 466 036 111, 466 036 112, 466 036 113
Webmaster, RSS
Data box ID: f5vj9hu
Accessibility Statement
CC BY-NC-ND 4.0Creative CommonsAttributionNonCommercialNoDerivatives